FROM1-=7039039587=FAX5000L /081

المرابع المرابع

¥2702408€ IP

Patent Laid-Open Number: 58-143389

Laid-Open Date: August 25, 1983

Application Number: 57-25565

Application Date: February 19, 1982

IPC: G 09 G 3/36

Request for Examination: Not made

Inventor: H. Hoshi

Applicant: Daini Seikosha Corp.

Title of the Invention: IMAGE DISPLAY DEVICE

## Specification

1. Title of the Invention
IMAGE DISPLAY DEVICE

#### 2. Claims

- arranged in a matrix on a semiconductor layer formed on an insulation substrate of glass and the like or on a semiconductor substrate, and a transparent electrode on a translucent substrate, mounted above the pixel electrodes through liquid crystal, is made as an opposite electrode, the image display device characterized by comprising at least two switching elements and a one bit memory cell provided for one of the image electrodes.
- (2) The image display device as claimed in claim 1 characterized in that each of input terminals of the two switching elements is connected in a one to one relationship to each of two signal lines to which signals with polarities

thereof opposite to each other are applied, respectively.

(3) The image display device as claimed in claim 1 or claim 2 characterized by comprising means for selecting between an AC voltage waveform applied state and a no voltage applied state in compliance with an output of the memory cell.

# 3. Detailed Description of the Invention

The present invention relates to an improvement of a fine dot image display device using liquid crystal.

A conventional image display device is shown in Fig. 1. The device is arranged by combining liquid crystal with a MOSFET array. In Fig. 1, a unit pixel is arranged by a MOSFET 1 formed in a semiconductor layer, a signal storing capacitor 2, and a liquid crystal cell 3. A basic operation of the device will be explained. First, the MOSFET is taken as that of a Pachannel and an negative pulse voltage as a gate signal is applied to a gate line xi. This makes the FET 1 in a turned-ON state to allow an image signal applied to a signal line yi to charge a capacitor 2 through the FET 1. When the negative pulse is disappeared, the FET 1 becomes in a turned-OFF state and a voltage charged in the capacitor 2 is held while being discharged through the liquid crystal cell and OFF-resistance of the FET to be continuously applied to the liquid crystal. Furthermore, the gate signals are line sequentially scanned from xi as xi+1, xi+2, ..., and image signals corresponding to positions thereof are applied to signal lines yi, yi+1, ..., by which a whole image is displayed. At this time, the opposite electrode is a common transparent electrode affixed on the whole surface of the glass or the like, and reference numeral 4 in Fig. 1

denotes a common electrode terminal. Moreover, the common electrode is always kept at a certain potential. Incidentally, such an image display device, although it is best suited for displaying an image including half-tone or a moving picture, that is, a display of a television image, it was extremely unsuitable for displaying an image necessitating no half-tone display or a still picture. The reason for this is that a signal charged in the capacitor 2 is discharged through the liquid crystal cell 3 as explained before to rapidly lower the voltage across the capacitor unless a writing operation is always carried out, causing the voltage applied to the liquid crystal to change. This necessitates a writing operation to be always carried out even in the case where a still image is displayed, which requires electric power for always activating the whole circuit. For example, in order to carry out writing of a picture with 200  $\mathbf{x}$  200 pixels at a rate of 60 pictures for every second, a maximum frequency of 2.5MHz is necessary to result in considerably large amount of power consumption. Writing 60 pictures for every second is a value necessary for driving the liquid crystal without generating any flicker. Moreover, it is necessary to feed an electric current to the signal line for charging the capacitor to result in a defect of causing inevitable increase in power consumption therefor.

Accordingly, it is an object of the present invention to provide an image display device which is suited for displaying an image necessitating no half-tone and a still image with a little amount of power consumption.

In the following, explanations of the invention will be carried out with drawings. Figure 2 shows an image display

device according to the invention. What form a unit pixel are switching transistors 5 and 6, a memory cell 7, a signal selection circuit 8, and a liquid crystal cell 9. In addition, a clock source 10 is provided for AC-driving the liquid crystal. Here, the switching transistors 5 and 6 are formed by MOS transistors. Furthermore, the memry cell 7 is formed by a flip-flop. The flip-flop, letting a signal with a high voltage level be "1" and a signal with a low voltage level be "0", has an output set as being "1" (or "0") when a signal of "1" is inputted. The output is held in a previous state until next "0" signal is inputted. When a signal of "0" is inputted, the flip-flop has an output set as being "0" (or "1") with the state then being maintained. In addition, the memory cell 7 is provided with two inputs terminal, a positive input terminal 7a that makes an output as being "1" when an input is "1" and a negative output terminal 7b that sets the output as being "1" when the input is "0". Further, the signal selection circuit 8 has an input to which a signal of the clock source 10 is inputted and, with the output of the memory cell 7 taken as a control signal, selectively outputs a signal in-phase with the input signal and a signal in opposite phase with the input signal. An output of the signal selection circuit 8 is connected to a pixel electrode 9a. Moreover, sources of the switching transistors 5 and 6 are connected to signal lines yi and yi having polarities opposite to each other, respectively, and drains are connected to the positive input terminal 7a and the negative input terminal 7b of the memory cell 7, respectively. Now, an operation will be explained with the case taken as an example in which an output of the clock source 10 is connected to a common electrode terminal 11, an output and an input of the signal selection circuit 8 are made in opposite phase with each other when an output of the memory cell 7 is "1", and the output and the input of the signal selection circuit 8 are made in phase with each other when the output of the memory cell is "0". First, when a negative pulse is applied to the gate line xi as a gate signal, the switching transistors (hereinafter abbreviated as s.Tr) 5 and 6 are brought into a turned-ON state to input items of image information applied to yi and yi to the positive input terminal 7a and the negative input terminal 7b of the memory cell 7 through the s. Trs 5 and 6, respectively. Thus, an output of the memory cell 7 is set as being "1" or "0" according to the items of image information. When the gate signal is disappeared, s.Trs 5 and 6 are brought into a turned-OFF state to make the memory cell keep holding the item of image information of "1" or "0" until a new item of image information is inputted. Therefore, until new items of image information are inputted in the next, all of the pixels keep holding items of image information being held at present however long the duration is. Moreover, in a pixel with an output of the memory cell being "1", the input and the output of the signal selection circuit 8 become in opposite phase with each other. Therefore, letting a power source voltage be V, a waveform of the clock source, that is, the common electrode potential and an output of the signal selection circuit, that is, the waveform of the pixel electrode become clocks in opposite phase with each other as denoted by 12a and 12b in Fig. 3A, respectively, by which an AC voltage 13a of ±V is applied to the liquid crystal 9 to make the pixel provided as a selected pixel. Meanwhile, in a pixel with an

output of the memory cell being "0", like in the above, clocks in phase with each other are provided as denoted by 12a and 12c in Fig. 3B. Hence, no voltage is applied to the liquid crystal 9 at all as denoted by 13b to make the pixel provided as a non-selected pixel. Therefore, it becomes possible to display an image without half-tone and the still image thereof with considerably low power. This is because all of driving circuits of the signal lines yi, yi, yi+1, yi+1 ... and the gate lines xi, xi+1 ... can be deactivated only with activation of the clock source 10, and the frequency of the clock source 10 is normally taken as being on the order of 30Hz, which brings consumed power to be approximately zero. Moreover, the system is basically that of controlling the output of the memory cell without flowing current rather than that of charging a capacitor with a signal. This necessitates no current to flow in the signal lines at all to also reduce consumed power considerably. The system is further the one which applies the clock also to the common electrode side. Therefore, letting the power source voltage be V, an AC waveform with 2V of peak to peak can be applied to the liquid crystal to make it possible to lower the power source voltage compared with the voltage applied to the This also makes it possible to achieve liquid crystal. reduction in the consumed power. In addition, the display without half-tone allows all of peripheral driving circuits and image information processing circuits to be arranged with CMOSs to thereby make it possible to also considerably reduce consumed power in the whole system. Meanwhile, the image signals, being inputted to the memory cell via the two paths of the signal line yi and the s.Tr 5, and the signal line yi and the s.Tr 6, allows redundancy of the signal paths to become two times. This makes it possible to significantly reduce failure rate of the image due to breakage of the signal lines yi and yi, and failure of the s. Trs 5 and 6 to considerably enhance yield of the display device.

A specific example of the image display device according to the invention is shown in Fig. 4. Namely, inverters 14 and 15 are used for the flip-flop for the memory cell with input and output terminals of the respective inverters 14 and 15 connected to each other, an input of the inverter 14 is taken as a positive input of the memory cell and connected to the s.Tr 5, an input of the inverter 15 is taken as a negative input of the memory cell and connected to the s.Tr 6, and an output of the inverter 15 is further taken as an output of the memory cell. Moreover, an exclusive-OR (hereinafter abbreviated as EOR) 16 is used as the signal selection circuit, the output of the above-described inverter 15, that is, the output of the memory cell is taken as one input of the EOR circuit 16, and the output of the clock source 10 is taken as the other input of the EOR circuit 16. Furthermore, the output of the EOR circuit 16 is to be connected to the pixel electrode 9a. By such an arrangement, when "1" is set in the memory cell, an AC voltage ±V is applied to the liquid crystal, while, when "0" is set in the memory cell, no voltage is made to be applied to the liquid crystal at all, by which entirely the same operation as that explained with reference to Fig. 2 can be carried out. Here, from the view point of reducing the consumed power, CMOS inverters are desirably used for the inverters 14 and 15. In Fig. 5, another example of the image display device according to the invention. This is an example of using two transmission gates (hereinafter abbreviated as TG) 17 and 18 as the signal selection circuit. With the memory cell arranged with the inverters 14 and 15 in the same way as that in the example shown in Fig. 4, the output of the memory cell, that is, the output of the inverter 15, is connected to the n-channel side gate of the TG 17, the P-channel side gate of the TG 18, and the P-channel side gate of the TG 18. While, the input terminal of the inverter 15 is connected to the P-channel side gate of the TG 17 and the n-channel side gate of the TG 18. Moreover, the outputs of the TGs 17 and 18 are connected to the pixel electrode 9a with the outputs connected to each other, and the input terminal of the TG 18 is connected to the clock source 10 while being connected to the common electrode made in common to all of the pixels through an inverter 19. Such arrangement makes the TG 17 in a turned-ON state and the TG 18 in a turned-OFF state when the output of the memory cell is "1" to allow an AC voltage of  $\pm V$  to be applied to the liquid crystal cell as shown in Fig. 3A. In the same way, when the output of the memory cell is "0", no voltage is applied to the liquid crystal cell. In Fig. 6, there is shown further another example of the image display device according to the invention. There are used TG 20 and 21 as the s.Trs. By using the TGs as the s.Trs, even though the power source voltage is lowered, the signals "1" and "0" can be surely transmitted. This makes it possible to enhance yield of the display device with redundancy of the signal path doubled even with reduced power source voltage.

In the examples shown in Fig. 4, Fig. 5, and Fig. 6, as the signal selection circuit, the EOR circuit or two TGs are

used. In effect, it is necessary only that the phase of the AC waveform applied to the pixel electrode when the output of the memory cell is provided as "1" can be made inverted when the output is provided as "0". The entirely same operation can be provided by a combination of AND circuits or a combination of OR circuits. Thus, this is of course in the same category of the invention. Moreover, an arrangement of a circuit by which an AC voltage of ±V is applied when the output of the memory cell is "0" also provides entirely the same operation. Thus the explanation thereof will be omitted.

With the use of the image display device according to the invention as above, there can be completely accomplished the original object of obtaining an image display device which is suited for the display of an image necessitating no half-tone and a still image thereof, and requires a little amount of consumed power. Namely, with an arrangement of a circuit being entirely digitized and all of peripheral circuits made turned-OFF except a clock source of the order of 30Hz when displaying a still image, considerable reduction in consumed power can be achieved. In addition, an AC-driving, being made possible regardless of whether the images are still images or moving images, allows the display device to be obtained as being excellent also in life and reliability. Furthermore, the two signal paths provided in parallel can considerably enhance yield of the display device. Therefore, by applying the invention to a fine dot character display device and a fine dot graphic display device, a beautiful display, lowered consumed power, a long life, high reliability and a high yield can be achieved at the same time to provide large industrial importance for

the invention.

## 4. Brief Description of the Drawings

Figure 1 is a circuit diagram showing a conventional image. display device; Figure 2 is a circuit diagram showing an image display device according to the invention; Figures 3(A) and (B) are explanatory diagrams showing liquid crystal driving voltages in the image display device according to the invention; Figure 4 is a circuit diagram showing a specific example of the image display device according to the invention; Figure 5 is a circuit diagram showing another specific example of the image display device according to the invention; and Figure 6 is a circuit diagram showing further another specific example of the image display device according to the invention. 5, 6 .. switching transistor, 7 .. memory cell, 8 .. signal selection circuit, 9 .. liquid crystal cell, 10 .. clock source, 11 .. common electrode terminal, 12a, 12b, 12c .. clock waveform, 13a, 13b .. liquid crystal driving voltage waveform, 14, 15 .. inverter, 16 .. exclusive-OR, 17, 18, 20, 21 .. transmission gate, 19 .. inverter.

(19 日本国特許庁 (JP)

①特許出額公開

⑩公開特許公報(A)

昭58—143389

⑤ Int. Cl.³G 09 G 3/36

識別記号

庁内整理番号 7436--5C 砂公開 昭和58年(1983)8月25日

発明の数 1 審査請求 未請求

(全 6 頁)

#### ∞画像表示装置

四特

願 昭57-25565

包出

願 昭57(1982)2月19日

仍発 明 者

星英男

東京都江東区亀戸6丁目31番1

号株式会社第二精工舍内

D出 願 人 株式会社第二精工會

東京都江東区亀戸6丁目31番1

묵

09代 理 人 弁理士 最上務

明 超 \*

### 1 . 弥明の名称 面像裂示弦道

#### 2 、特許請求の範囲

(1) ガラス等の

記録 若板上に形成された半導体層、

せたは、半導体 老板上に、行列状に 面架 電極が形成され、 創記 画架 電極上に 液晶を介して 設 健 された 洗性 基板上の 透明 電極を 対向 電極とした 画像 要示 延慢に於て、 前記 画業 電極 一個に 対して、 少なくとも 二個の スイッチング 案子と ーピットのメモリーセルを 有している ことを 特徴とする 画像 要示 装置。

(2)前記二個のスイッチング銀子の入刀塊子は、各人極性が逆の信号が印加された二本の信号ラインと一対一に接続されていることを特徴とする特許請求の延迟第1項記載の阿像表示装置。

(3) 的記メモリセルの出力に応じて、交流電圧政形 印加と、電圧無印加状態を選択する手段を具備したことを特徴とする特許開求の範囲第1項、第2 項記製の随像表示装置。

#### 3.発明の詳細を説明

木発明は、液晶を用いた微細ドット両像投示器盤の改良に関するものである。

**花来の画像表示袋筐を第1凶に示す。 激乱を≥** 0 8 型アBTフレイを組み合わせて棚放されてい る。 あ 1 図に於て、単心面累を構成するのは、半 **導体層に形成されたwos炒pmTl、信号者原** 用コンデンサ2、及び液晶セル3である。との当 本的左動作を規則する。まずNOS襴FETをP チャンネルとし、ゲートラインェ(化ゲート倡弓 としての魚のパルス旺圧を印加すると、FET1 はオン状態となり、信号ラインッドに印加した面 像個号はFBT1を通してコンデンサ2K光堰さ れる。負のパルスが消放すれば、PET1はオフ 状態となり、コンテンサ2に充填された単圧は、 液晶セル及びFBTのオン抵抗を通じて放電され ながら保持され、放晶に印加されつづける。そし て、ゲート信号をエ(からエ iギ, , ± i+。...と 級原次に走登し、その位置に対応した画像信号を **信号ラインVi,Vi+。 ... 化印加することによ** 

**時間昭58-143389 (2)** 

生じさせないために必要な何である。 さらに、コンデンサへの充電のため信号ラインに 順航を 減す 必要があり、 このための消費電力の他大もさけられないという欠点があつた。

そこで本発明は、中間課を必要としない 画像、 静止画像を提示するのに適した、 消費 電力が少な い画像表示波服を供することを自的とする。

まず、ケートラインェミにケート信付として負の パルスを印加すると、スイッテングトランジスタ (以下8.Tャと略丁)5,6はオン状態となり 信号ラインwi,viに印加された画像情報はB . Tャ5 , 6を通してメモリセル1の正入力熘子 7aと魚入力喘子7bに入力され、メモリセル7 の出力は国僚情報に応じて 1 \*\* せたは \*0 \* に セットされる。 ゲート信号が消滅すれば、8.1 ャ 5 、 6 はオフ状図となり、 メモリセルは次に新 らたな筋像惰報が入力されるまで、ずつと"l" せたは"0"の血像常報を保持しつづける。従つ て、全ての簡保は祈らたな情報が暫込まれるまで は、 どんなに長い期間であつても、 現在保持して いる画像情報を保持しつづける。そして、メモリ セルの出力が「1"の画素は、但号選択回路8の 入力と出力が逆相にたるので、クロック歌の破形 つまり共通復復党位と、信号選択回路の出力つま り西末電磁の波形は、電弧電圧を∨とすると、そ れそれ無3四4の12a.12bに示すように逆相の クロックとなり、液晶9には土೪の交流電圧13c

り全体の画像が表示される。とのと自対同電礁は ガラス容に全面に付けられた共瀬透明程框で、第 1 図の 4 が共通電極端子である。そして、共通電 極は常化るる低位に保たれている。さて、とのよ うな面像殺示裝健は、中間調を含む面像や動画を 表示する場合すなわち、テレヒ画像の表示などに は最適であるが、中間鯛を必要としない面像や、 静止面の数示などにはきわめて不適当でもつた。 なぜならば、削減したようにコンテンサ2に形像 された信号は被乱セル3を通じて放電していくの で、貧化苷込み動作を行なわないとコンデンサの 両端の単圧がどんどん下がつてしまい、液晶にか かる保圧が架化してしまり。従つて、静止画像を 畏示する場合でも常に啓込み動作を行なり必要が もり、背に回路会体を動かしておくための低力が 必役である。例えば、200×200面架の両面 を好抄60枚沓を込むためには、 殺大周放敷とし て約2.5882か必要となりかなり大きな電力 を消失してしまう。 尚、 極秒 6 0 枚の面像を寄き 込むというのは、液晶を交流駆動してマリッカを

荷し、"0°の信号が入力されると出力が"0° (または"1") にセットされ、 その状型が保持 される。さらに、メモリセル1は、入力が"1" のとき出力が"1"になる正入力端子74と、入 カが "0" のとき貼力が "1" にセットされる負 入力 囃子 7 もの二つの入力 端子 を 具備している。 さらに信号選択国路8の入力にはクロック第10の 信号が入力され、メモリーセル7の出力を制御信 **号として、入力信号と同柗の信号及び逆相の信号** を選択的に川刀するというものであり、信号選択 **回路8の出力は脳繁電極9aと粉焼される。そし** て、スイッチングトランジスタ5,6のソースは 、それぞれ獲性が並の信号線yiむよびyiに扱 號され、ドレインはそれぞれメモリセル7の正入 刀端子1asょび負入力端子1bに接続される。 いまクロック傑10の出力を共通電極學子11 に接続 し、メモリセル7の出力が"1"のとき信号選択 回路 8 の入力と目 力が逆相となりメモリモル7の 出力が"0"のとき信号選択回路8の入力と出力 が同相となる場合を例にとつて動作を説明する。

- 3 -

が印加され、遊状画業となる。一方、メモリセル の出力が「0~の適果は同様に、第3四Bの12c , 12cのように同相のクロックとなるので、独晶 9 には13 b のどとく全く電圧が印加されず、非遇 択両業となる。従つて、中間調がない画像及びそ の静止画像を非常に少ない世刀で畏示することが 可能となるのである。なぜならは、静止画像の場 台、信号ラインVi, y i, y i+, , y i+, ... とグートラインエミ , エミ+, ... の駆動回路を全 て作止してクロック旅10のみ動かしておけは良い からでもり、通常クロック旗10の関放数は30円を 程圧でもるので、消費指力はほとんどゼロになる 。また、コンデンサに信号を充住するという方式 てなく、酱本的に塩机を促さずにメモリセルの出 刀を制御するので、信号ラインに電流を挑す必要 は全くなく、やはり前受電力は大幅に放る。さら に、共通電磁側にもクロックを印加する方式でも るので、復頭電圧を∨とすると±∨、 つまりピー クからビークまで2∀の交流放形を被晶に印加す ることができ、放品にかかる健圧に比して、監禁

**碓 号週択回路 として掛他的 随型和 (以下 ജ ○ ℝ と** 略す)16を用い、前述のインパータ15の出刀、つ まりメモリセルの出力をBOR回路 16の一方の入 カとし、グロック版 10 の出力を B. O R 回 料 16 の flu 方の入力とする。さらにmoR回路 16 の出力を両 双て低9cと揺れするというものである。 とのよ うな梅区にすることによりメモリセルに "1" か セットされた場合は、被晶に土∨の交流促圧が印 加され、メモリセルに " 0 ° がセットされた場合 は激晶に全く 低圧がかか ちなくなり 栗 2回で 説明 したのと全く同じ動作をさせることができる。こ とて、インバータ14 ,15 杜俏曼電力を低級すると いうことからOMO8インバータを用いるのが望 ましい。類5図に本発明の画像表示姿置の他の哭 加例を示す。信号選択回路として2つのトランス ミッションゲート(以下TOと略丁) 17 , 18 を用 いれものである。インパータ14、15Kよるメモリ セルの背反は悪4凶の例と同様であるが、 メモリ セルの出力つまりインバータ15の出力を7017の ヵチャンネル個グート及び、 ↑ G 18の P チャンネ

-7-

## 特問昭58-143389 (3)

那 4 図に本発明の画像表示設置の具体例を示す。 すなわち、メモリセル用のフリップフロップとして、インパータ14 、15 を用いて、インパータ14 、15 の入・出力端子を互いに被疑し、インパータ14 の入力をメモリセルの正入力として8.Tr5と搭級し、インパータ15 の入力をメモリセルの良入力として8.Tr6と接続し、さらにインパータ15 の出力をメモリセルの出力とする。そして、

-8-

ル例ゲート及び、TO18のPチャンネル例ゲート 忙接覷し、インパ - ℓ 15 の入り な子をで 0 17 の P チャンネル側グート及び、TG18のヵサヤンネル 倒ゲートに姿吹する。そして、TO17,18の出刀 を互い代接続して画象電磁9aと扱跳し、TOB の入力端子は全面気共通に共通収穫と搭款して、 クロック駅10と搭送する。さらKT Q 17の入刀爆 子は金面岩共通にして、インパータ 19を介してク ロック係10と扱紙する。とのよう化構成するとと 化1り、メモリセルの出力が"1"のとさは、『 G 17がオン状態、 T G 18がオフ状態になるため、 液晶セルには第3四1のごとく土Vの交配電圧が 印加され、同様にメモリセルの出力が"り"のと **直は、液症セルには住形が印加されない。球 G 図** 化本箔明の画像袋が死位のさらに他の鉄幅銭を示 す。8.TtとしてTO辺、Uを用いたものでも る。8.TrとしてTOを川いることにより、塩 陳曜圧を低くしても "1"と "0" の信号を祭災 **に通すので、 賀猷選出を低くしても信号疑問の冗** 長度を 2 倍にして、 农示要型の歩留りを上げると

とが可能となる。

以上のような本発明の画像数示疑性を用いるととにより、中間調を必要としない画像及びその静止画像を表示するのに適した、消費銀力が少なくてするのできるという当初の目的は完全に対のできる。 すなわち、 回路棚屋を住びりまるというのでは、 かいて 国辺回断を全て停止さるととて、 大概な消費銀力の低下が進取できる

- 11 -

5.6.スイッチングトランジスタ、?..メモリーセル、8..の書選択回路、9..被品セル、10..クロック隊、11..共通電磁等子、12 a.12 b.12 c..クロック政形、13 a.13 b..被品駆動宣圧政形、14.15..インパータ、16..拼他的論理和、17.18,20,21

以上

出额人 株式会社第二精工会 代理人 弁理士 最 上 被沙堤


#### 時間昭58-143389(4)


#### 4. 図面の簡単な説明


第1図に在交の画像表示程度を示す回路図、 第2図に不発明の画像表示程度を示す回路図、 第3図(M)同は不発明の画像表示装置に於ける液晶配動質圧を示す説明図、 第4図は本発明の画像表示装置の具体例を示す回路図、 第5図は本発明の画像表示技能の具体例を示す回路図、 第6図に本発明の画像表示装置の画像表示装置の画像表示装置のさらに他の具体例を示す回路図である。


- 12 -

### 特開昭58-143389 (5)









. 時間昭58-143389(6)

